4.12.2.1 Lógica digital y sistemas digitales (18 horas) [Habilidades b]

Referencias Bibliográficas: [Harris and Harris, 2012,Patt and Patel, 2005,Patterson and Hennessy, 2004,J.Ashenden, 2007,Hennessy and Patterson, 2006,Parhami, 2005,Stalings, 2010,P.Chu, 2006] Temas

1. Revisión e historia de la Arquitectura de Computadores.
2. Lógica combinacional y secuencial/field programmable gate arrays como bloque fundamental de construcción lógico combinacional secuencial.
3. Modelos de representación(abstracción)
4. Herramientas de diseño asistidas por computadora que procesan hardware y representaciones arquitecturales.
5. Registrar transferencia notación / Hardware lenguage descriptivo (Verilog/VHDL)
6. Restriccion física (Retrasos de Entrada, fan-in, fan-out, energia/potencia)

Objetivos de Aprendizaje

1. Describir el avance de la tecnología de dispositivos, desde los tubos de vacío hasta VLSI, desde las arquitecturas mainframe a las arquitecturas en escala warehouse [Familiarity]
2. Comprender que la tendencia de las arquitecturas modernas de computadores es hacia núcleos múltiples y que el paraleliso es inherente en todos los sistemas de hardware [Usage]
3. Explicar las implicancias de los límites de potencia para mejoras adicionales en el rendimiento de los procesadores y también en el aprovechamiento del paralelismo [Usage]
4. Relacionar las varias representaciones equivalentes de la funcionalidad de un computador, incluyendo expresiones y puertas lógicas, y ser capces de utilizar expresiones matemáticas para describir las funciones de circuitos combinacionales y secuenciales sencillos [Familiarity]
5. Diseñar los componentes básicos de construcción de un computador: unidad aritmético lógica (a nivel de puertas lógicas), unidad central de procesamiento (a nivel de registros de transferencia), memoria (a nivel de registros de transferencia) [Usage]
6. Usar herramientas CAD para capturar, sistetizar, y simular bloques de construcción (como ALUs, registros, movimiento entre registros) de un computador simple [Familiarity]
7. Evaluar el comportamiento de un diagrama de tiempos y funcional de un procesador simple implementado a nivel de circuitos lógicos [Assessment]