3.13.5 PD/Arquitecturas paralelas (1 horas Core-Tier1, 2 horas Core-Tier2)

Los temas que se muestran aquí están relacionados con las unidades de conocimiento en la Arquitectura y Organización (AR) área de conocimiento (AR / ensamblaje nivel de máquina y AR / multiprocesamiento y Alternativa Architectures). Aquí, nos centramos en la arquitectura paralela desde el punto de vista de las aplicaciones, mientras que el área de conocimiento Arquitectura y Organización presenta el tema desde la perspectiva del hardware.
Temas:
Core Tier1

• Procesadores mutlinúcleo.
• Memoria compartida vs memoria distribuida.

Core Tier2

• Multiprocesamiento simétrico.
• SIMD, procesamiento de vectores.

Electivo

• GPU, coprocesamiento.
• Taxonomia de Flynn.
• Soporte a nivel de instrucciones para programación paralela.
  1. Instrucciones atómicas como Compare/Set (Comparar / Establecer)
• Problemas de Memoria:
  1. Caches multiprocesador y coherencia de cache
  2. Acceso a Memoria no uniforme (NUMA)
• Topologías.
  1. Interconecciones
  2. Clusters
  3. Compartir recursos (p.e., buses e interconexiones)

Objetivos de Aprendizaje:
Core-Tier1:

1. Explicar las diferencias entre memoria distribuida y memoria compartida [Familiarizarse]

Core-Tier2:

1. Describir la arquitectura SMP y observar sus principales caracteristicas [Familiarizarse]
2. Distinguir los tipos de tareas que son adecuadas para máquinas SIMD [Familiarizarse]

Elective:

1. Describir las ventajas y limitaciones de GPUs vs CPUs [Familiarizarse]
2. Explicar las caracteristicas de cada clasificación en la taxonomía de Flynn [Familiarizarse]
3. Describir el soporte a de nivel de lenguaje ensamblador para las operaciones atómicas [Familiarizarse]
4. Describir los desafíos para mantener la coherencia de la caché [Familiarizarse]
5. Describir los desafíos clave del desempeño en diferentes memorias y topologías de sistemas distribuidos [Familiarizarse]